(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平8-148658

(43) 公開日 平成8年(1996) 6月7日

(51) Int.Cl.⁶

識別記号

庁内整理番号

FΙ

技術表示箇所

H01L 27/115 21/8247 29/788

H01L 27/10

434

29/ 78

371

審査請求 未請求 請求項の数4 OL (全 15 頁) 最終頁に続く

(21)出願番号

特願平6-285071

(22)出願日

平成6年(1994)11月18日

(71)出顧人 000006013

三菱電機株式会社

東京都千代田区丸の内二丁目2番3号

(72)発明者 九ノ里 勇一

兵庫県伊丹市瑞原4丁目1番地 三菱電機 株式会社ユー・エル・エス・アイ開発研究

所内


(74)代理人 弁理士 深見 久郎 (外3名)

(54) 【発明の名称】 半導体記憶装置およびその製造方法

(57)【要約】

【目的】 高集積化に適した半導体記憶装置およびその 製造方法を提供する。

【構成】 メモリセルアレイ内には、メモリトランジス タ領域60と選択トランジスタ領域70と、これら2つ の領域を分離するための分離領域50とがある。メモリ セル領域60には、スタックゲート型のメモリトランジ スタ20が形成されている。選択トランジスタ領域70 には選択トランジスタ30が形成されている。分離領域 50には、シリコン基板1上にゲート絶縁層3を介在し て第1の導電層7aが形成されている。第1の導電層7 aの上部表面および側面には層間絶縁層9 a が形成され ている。またシリコン基板1上には、ゲート絶縁層5を 介在して、かつ第1の導電層7a上に乗り上げるように 第2の導電層11aと絶縁層13aとが積層して形成さ れている。



1:シリコン基板 3.5:ゲート絶縁層 7a: 第1の 尊電層 7b: フローティングゲート電極層 9a.9b:層間絕緣層

13a,13b,13c: 紀稼膏 10:分離ゲート

20: メモリトランジスタ 30: 選択トランジスタ 50:分離領域

11a: 第2の導電層 60: メモリセル領域 11b:コントロールゲート電極層 70:選択トランジスタ領域

11c:ゲート電極層

1

【特許請求の範囲】

【請求項1】 半導体基板上のメモリセルアレイ内にお いて、分離領域を挟んで互いに隣り合うメモリセル領域 と選択トランジスタ領域とを有し、前記メモリセル領域 はスタックゲート型のMOSトランジスタを含み、前記 選択トランジスタはMOSトランジスタを含む半導体記 憶装置の製造方法であって、

前記分離領域の前記メモリセル領域に隣接する領域と前 記メモリセル領域とを覆うように前記半導体基板の主表 面上に第1のゲート絶縁層と第1の導電層とを積層して 形成する工程と、

前記第1の導電層上に第1の絶縁層を形成する工程と、 前記選択トランジスタ領域内の前記半導体基板の主表面 上に第2のゲート絶縁層を形成する工程と、

第1の絶縁層および第2のゲート絶縁層上を覆うように 第2の導電層と第2の絶縁層とを積層して形成する工程 と、

前記第2の絶縁層と前記第2の導電層とを順次、選択的 にエッチングして、前記メモリセル領域、前記選択トラ ンジスタ領域および前記分離領域の各々に、前記第2の 導電層と前記第2の絶縁層との積層構造を有するゲート 部を形成する工程とを備え、

前記メモリセル領域内のゲート部と前記選択トランジス タ領域内のゲート部と前記分離領域内のゲート部とは互 いに所定の距離を隔てるように形成され、かつ前記分離 領域内のゲート部は前記第1の導電層および前記第1の 絶縁層上に乗り上げるように形成され、さらに、

前記分離領域の一部と前記選択トランジスタ領域とを覆 い、かつ端面が前記分離領域内のゲート部上に位置する レジストパターンをマスクとして、前記分離領域内のゲ ート部と前記メモリセル領域内のゲート部とから露出す る前記第1の絶縁層と前記第1の導電層とをエッチング 除去する工程とを備えた、半導体記憶装置の製造方法。

【請求項2】 バーズビークを有する素子分離絶縁層 を、前記分離領域内の前記半導体基板の主表面に形成す る工程をさらに備え、

前記第1の導電層は、前記素子分離絶縁層のバーズビー ク上を覆うように形成され、

前記分離領域内のゲート部は前記素子分離絶縁層の前記 バーズビークの上部を覆うように形成される、請求項1 に記載の半導体記憶装置の製造方法。

【請求項3】 半導体基板上のメモリセルアレイ内にお いて、分離領域を挟んで互いに隣り合うメモリセル領域 と選択トランジスタ領域とを有する半導体記憶装置であ って、

主表面を有する半導体基板と、

前記メモリセル領域内の前記半導体基板の主表面上にゲ ート絶縁層を介在して形成され、かつ互いに絶縁するよ うに積層して形成されたフローティングゲート電極層と

有するスタックゲート型トランジスタと、

前記選択トランジスタ領域内の前記半導体基板の主表面 上にゲート絶縁層を介在して形成されたゲート電極層を 有する選択トランジスタと、

前記分離領域内の前記半導体基板の主表面上に互いに積 層して形成された第1の導電層と第1の絶縁層と、前記 第1の導電層の上方に乗り上げるように形成された第2 の導電層と、前記第2の導電層上に形成された第2の絶 縁層とを有する分離ゲートと、

前記分離ゲートは前記分離領域内に形成され、前記スタ 10 ックゲートおよび前記ゲート電極層と所定の距離を隔て て形成されている、半導体記憶装置。

【請求項4】 前記分離領域内の前記半導体基板の主表 面に形成され、かつバーズビークを有する素子分離絶縁 層をさらに備え、

前記分離ゲートは、前記素子分離絶縁層のバーズビーク 上を覆うように形成されている、請求項3に記載の半導 体記憶装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、半導体記憶装置および その製造方法に関し、より特定的には、メモリセルアレ イ内において、分離領域を挟んで互いに隣り合うメモリ セル領域と選択トランジスタ領域とを有する半導体記憶 装置およびその製造方法に関するものである。

[0002]

【従来の技術】従来から、半導体記憶装置、特に不揮発 性の半導体記憶装置の一例として、フラッシュメモリが 知られている。このフラッシュメモリの中でも、DIN OR (Divided Bit-Line NOR) 型のフラッシュメモリと 呼ばれるものが、TECHNICAL REPORT IEICE, Vol. 93, N o.74, pp15~20に開示されている。

【0003】図16は、上記のDINOR型フラッシュ メモリの構成を示すブロック図である。図16を参照し て、メモリセルアレイ部215は、セクタSE1、SE 2に分割されており、またセクタSE1、SE2にそれ ぞれ対応するセレクトゲートSG1、SG2を含んでい る。このメモリセルアレイ部215は、pウェル領域2 16内に形成されている。

40 【0004】メモリセルアレイ部215には、2つの主 ビット線MB0、MB1が配列されている。この主ビッ ト線MB0、MB1はそれぞれYゲート217内のYゲ ートトランジスタYG0、YG1を介してセンスアンプ 203および書込回路204に接続されている。

【0005】主ビット線MB0に対応する2つの副ビッ ト線SB01、SB02が設けられている。また主ビッ ト線MB1に対応して2つの副ビット線SB11、SB 12が設けられている。副ビット線SB01、SB11 に交差するようにワード線WLO、WL1が配列されて コントロールゲート電極層とからなるスタックゲートを 50 いる。また副ビット線SB02、SB12に交差するよ

2

うにワード線WL2、WL3が配列されている。

p • a r

【0006】副ビット線SB01、SB02、SB11、SB12とワード線WL0~WL3との交点にはそれぞれメモリセルM00~M03、M10~M13が設けられている。メモリセルM00、M01、M10、M11はセクタSE1に含まれ、メモリセルM02、M03、M12、M13はセクタSE2に含まれている。

【0007】各メモリセルのドレインは対応する副ビット線に接続され、コントロールゲートは対応するワード線に接続され、ソースはソース線SLに接続されている。

【0008】セレクトゲートSG1は選択トランジスタSG01、SG11を含み、セレクトゲートSG2は選択トランジスタSG02、SG12を含んでいる。副ビット線SB01、SB02はそれぞれ選択トランジスタSG01、SG02を介して主ビット線MB0に接続されている。副ビット線SB11、SB12はそれぞれ選択トランジスタSG11、SG12を介して主ビット線MB1に接続されている。

【0009】アドレスバッファ209は、外部から与えられるアドレス信号を受け、Xアドレス信号をXデコーダ210に与え、Yアドレス信号をYデコーダ208に与える役割をなす。Xデコーダ210は、Xアドレス信号に応答して複数のワード線WL0~WL3のうちいずれかを選択する役割をなしている。Yデコーダ208は、Yアドレス信号に応答して複数の主ビット線MB0、MB1のいずれかを選択する選択信号を発生する役割をなしている。

【0010】Yゲート217内のYゲートトランジスタは、それぞれ選択信号に応答して主ビット線MB0、MB1をセンスアンプ203および書込回路204に接続している。読出時には、センスアンプ203が、主ビット線MB0または主ビット線MB1上に読出されたデータを検知し、データ入力バッファ202を介して外部に出力する。書込時には、外部から与えられるデータがデータ入出力バッファ202を介して書込回路204に与えられ、書込回路204はそのデータに従って主ビット線MB0、MB1にプログラム電圧を与える。

【0011】高電圧発生回路 205、206 は外部から電源電圧 V_{CC} (たとえば5V)を受け、高電圧を発生す 40る。負電圧発生回路 207 は外部から電源電圧 V_{CC} を受け、負電圧を発生する。ベリファイ電圧発生回路 211 は、外部から与えられる電源電圧 V_{CC} を受け、ベリファイ時に選択されたワード線に所定のベリファイ電圧を与える。ウェル電位発生回路 212 は、消去時に、pウェル領域 216 に負電圧を印加する。ソース制御回路 213 は、消去時に、20 以一ス線 21 に負電圧を与える。セレクトゲートデコーダ 214 は、アドレスバッファ 209 からのアドレス信号の一部に応答してセレクトゲートSG1、SG2を選択的に活性化する。書込/消去制御回 50

4 路201は、外部から与えられる制御信号に応答して、 各回路の動作を制御する。

【0012】次に、上記のDINOR型フラッシュメモリのメモリセルアレイ部215におけるメモリセルと選択トランジスタとの従来の構成を説明する。

【0013】図17は、従来の半導体記憶装置の構成を概略的に示す断面図である。図17を参照して、上述のごとく、DINOR構造では、メモリセルアレイ内にメモリセル領域60と選択トランジスタ領域70とを有し、また、これら2つの領域を分離するための分離領域50も有する。

【0014】メモリセル領域60には、複数個のメモリトランジスタ20が形成されている。このメモリトランジスタ20は、1対のソース/ドレイン領域19a、19aと、ゲート絶縁層3と、フローティングゲート電極層7b、層間絶縁層9bと、コントロールゲート電極層11bとを有している。

【0015】1対のソース/ドレイン領域19a、19aは、シリコン基板(pウェル領域)1の表面に互いに所定の距離を隔てて形成されている。フローティングゲート電極層7bは、この1対のソース/ドレイン領域19a、19aに挟まれる領域上にゲート絶縁層3を介在して形成されている。コントロールゲート電極層11bは、フローティングゲート電極層7b上に層間絶縁層9bを介在して形成されている。

【0016】このフローティングゲート電極層7bと、コントロールゲート電極層11bとによりスタックゲートが構成されている。なお、コントロールゲート電極層11b上には、絶縁層13bが形成されている。

【0017】選択トランジスタ領域70には、複数個の 選択トランジスタ30が形成されている。選択トランジ スタ30は、1対のソース/ドレイン領域19b、19 bと、ゲート絶縁層5と、ゲート電極層11cとを有し ている。

【0018】1対のソース/ドレイン領域19b、19bは、シリコン基板1の表面に互いに所定の距離を隔てて形成されている。ゲート電極層11cは、この1対のソース/ドレイン領域19b、19bに挟まれる領域上にゲート酸化膜5を介在して形成されている。なお、ゲート電極層11c上には、絶縁層13cが形成されている。

【0019】分離領域50には、LOCOS (Local 0x idation of Silicon) 法により形成された素子分離絶縁層315が形成されている。

【0020】これら分離領域50と、メモリセル領域60と、選択トランジスタ領域70とを覆うように絶縁層21が形成されている。この絶縁層21には、メモリトランジスタ20のソース/ドレイン領域19aと選択トランジスタ30のソース/ドレイン領域19bとのそれ50ぞれの表面に達するコンタクトホール21a、21bが

r 9 1 (

形成されている。このコンタクトホール21a、21b の各々を通じてメモリトランジスタ20のソース/ドレイン領域19aと選択トランジスタ30のソース/ドレイン領域19bとの双方に接するように導電層23が形成されている。

【0021】次に、従来の半導体記憶装置の製造方法に ついて説明する。図18~図22は、従来の半導体記憶 装置の製造方法を工程順に示す概略断面図である。まず 図18を参照して、シリコン基板 (pウェル領域) 1の 表面に、通常のLOCOS法により素子分離絶縁層31 5が形成される。メモリセル領域60におけるシリコン 基板1の表面にゲート絶縁層となるシリコン酸化膜3が 形成される。シリコン基板1の表面全面にたとえばCV D (Chemical Vapor Deposition) 法により、第1の導 電層7が形成される。この第1の導電層7は、たとえば 多結晶シリコン層、アモルファスシリコン層などより形 成される。この後、分離領域50の一部およびメモリセ ル領域60上を覆うように、レジストパターン41が形 成される。この状態でレジストパターン41の端面41 aは素子分離絶縁層 3 1 5 の上方に位置する。このレジ 20 えぐれが生じてしまう。 ストパターン41をマスクとしてエッチングが施される ことにより、第1の導電層7が所望の形状にパターニン グされる。この後、レジストパターン41が除去され

【0022】次に図19を参照して、たとえば、TEOS (Tetra Ethoxy Silane)膜とシリコンナイトライド膜とTEOS膜との3層構造を有する層間絶縁層309が形成される。この層間絶縁層309は、第2の導電層7上に残存するようにパターニングされる。この後、表面全面に、第2の導電層およびTEOS膜とが積層して堆積された後、写真製版技術、エッチング技術により所望の形状にパターニングされる。これにより、メモリセル領域にはコントロールゲート電極層11bが、選択トランジスタ領域にはゲート電極層11cが第2の導電層から形成される。

【0023】なお、この第2の導電層には、たとえば多結晶シリコン膜、タングステンポリサイド膜などが用いられる。また、コントロールゲート電極層11bは、ワード線としても用いられる。

【0024】図20を参照して、分離領域の一部および 40 選択トランジスタ領域上を覆うようにレジストパターン 45が形成される。この状態で、レジストパターン45 の端面45aは、素子分離絶縁層315の上方に位置す る。このレジストパターン45をマスクとして、ゲート 絶縁層3の表面が露出するまで層間絶縁層309と第1 の導電層7とに異方性エッチングが施される。

する素子分離絶縁層315にもエッチングが施され、溝315aが形成される。この後、レジストパターン45が除去されて、図22に示すようになる。

6

【0026】この状態で、イオン注入が施されることによって、図17に示すようにメモリトランジスタ20のソース/ドレイン領域19aと、選択トランジスタ30のソース/ドレイン領域19bとが形成される。さらにこの後、層間絶縁層21と導電層23とが各々形成される。

【0027】以上のようにして、従来の半導体記憶装置が製造される。図17を参照して、上述のようなDINOR構造においては、素子分離絶縁層315は、通常、電気的な分離には用いられず、活性領域のえぐれを防止するために用いられる。つまり、図20、21に示す層間絶縁層309と第1の導電層7とのパターニング時に、不要部分に残渣が生じないよう層間絶縁層309と第2の導電層7とにはオーバエッチングが施される。このため、素子分離絶縁層315がない場合には、上述のオーバエッチングにより、このシリコン基板1の表面にえぐれが生じてしまう。

【0028】シリコン基板1の表面がえぐれた場合には、その後に形成されるメモリトランジスタ20もしくは選択トランジスタ30のソース/ドレイン領域19 a、19bの表面がえぐられることになり、このえぐれからリーク電流が生じてしまう。

【0029】このようにシリコン基板1の表面のえぐれを防止し、それによるリーク電流の発生を防止すべく素子分離絶縁層315が設けられている。

[0030]

【発明が解決しようとする課題】しかしながら、従来の 半導体装置およびその製造方法では、素子分離絶縁層 3 15を設けたため、 マスクの重ね合わせずれ、および 写真製版時の散乱光などの影響により、チップサイズ が大きくなり高集積化に適さないという問題点があっ た。以下、上述の 、 に基づいて、その問題点につい て詳細に説明する。

【0031】 マスクの重ね合わせずれについて 図20に示すレジストパターン45の端面45aおよび 図18に示すレジストパターン41の端面41aは、素子分離絶縁層315の上方に位置しなければならない。 つまり、図23を参照して、仮にレジストパターン45の端面45aが選択トランジスタ領域70内のシリコン 基板1上にある場合には、層間絶縁層9b、フローティングゲート電極層7bのパターニング時にシリコン基板1の表面にえぐれとなる溝315bが生じてしまう。 【0032】また図24を参照して、レジストパターン41の端面41aがメモリセル領域60内のシリコン基板1上にある場合には、第1の導電層7の端面7eはメモリセル領域60内のシリコン基板1上に位置すること

p 7 =1 t

ン45をマスクとして層間絶縁層9b、フローティング ゲート電極層7bのパターニングを行なうと、シリコン 基板1の表面にえぐれとなる溝315cが生じてしま う。

【0033】このように溝315bもしくは315cが 形成された場合には、上述したようにこの溝315b、 315cからリーク電流が生じてしまう。ゆえに、図2 0に示すレジストパターン45の端面45aおよび図1 8に示すレジストパターン41の端面41aはともに素 子分離絶縁層315上に位置しなければならない。

【0034】また図18に示すレジストパターン41と図20に示すレジストパターン45とは重なる領域を有してはいけない。

【0035】つまり図26に示すようにレジストパターン41とレジストパターン45とが重なる領域を有する場合には、素子分離絶縁層315上に第1の導電層と層間絶縁層の残307a、309aが残ってしまう。このような残307a、309aは、後工程での洗浄処理時に剥がれて他の導電層間をショートさせる原因となる。ゆえに、図18に示すレジストパターン41と図20に 20示すレジストパターン45とは重なる領域を有するように形成されてはいけない。

【0036】このため図17に示す素子分離絶縁層315の幅 W_1 が小さいと、写真製版における重ね合わせずれなどにより、容易に図18および図20に示すレジストパターン41、45の端面41a、45aが素子分離絶縁層315上からずれたり、またレジストパターン41、45が互いに重なる領域を有することとなる。それゆえ、レジストパターン41、45に写真製版における重ね合わせずれが生じても良いように、素子分離絶縁層315の幅 W_1 を大きくする必要がある。したがって、分離領域50の平面占有面積が大きくなり、それによりチップサイズも大きくなってしまう。

【0037】 写真製版時の散乱光などの影響について

図19に示すレジストパターン343aを形成する場合、通常、図27に示すように、まずフォトレジスト343が全面に塗布される。そして、マスク381を用いて所定の領域343bに露光光が照射される。具体的には、フォトレジスト343がポジ型の場合にはレジストパターンとして残存する領域343aには露光光は照射されず、それ以外の領域343bに露光光が照射される。この際、素子分離絶縁層315が形成されていると、この素子分離絶縁層315が形成されていると、この素子分離絶縁層315が形成されていると、この素子分離絶縁層315が形成されていると、この素子分離絶縁層315が形成されていると、この素子分離絶縁層315が形成されていると、この素子分離絶縁層315が形成されていると、この素子分離絶縁層315が形成されていると、この素子分離絶縁層315が形成されている。と、この素子分離絶縁層315が形成されている。と、この素子分離絶縁層315が形成されている。と、この素子分離絶縁層315が形成されている。と、この素子分離絶縁層315が形成されている。と、この素子の質量が表現している。

【0038】このパターン形状の不良を防止するために いる。第1の導電層は、素子分離絶縁層のバーズビークは、図17に示すように素子分離絶縁層315とゲート 50 上を覆うように形成される。分離領域内のゲート部は素

電極層 1.1 cとの間の距離 W_2 と、素子分離絶縁層 3.1 5とコントロールゲート電極層 1.1 bとの距離 W_3 を大きくしなければならない。結果として、これらの距離 W_2 、 W_3 を大きくした分だけチップサイズも大きくなってしまう。

8

【0039】それゆえ、本発明の一の目的は、高集積化に適した半導体記憶装置およびその製造方法を提供することである。

【0040】また本発明の他の目的は、写真製版の重ね 10 合わせずれが生じてもリーク電流が生じない半導体記憶 装置およびその製造方法を提供することである。

【0041】また本発明のさらに他の目的は、写真製版時の散乱光などによるパターニング形状の不良が生じない半導体記憶装置およびその製造方法を提供することである。

[0042]

【課題を解決するための手段】請求項1に記載の半導体記憶装置の製造方法は、半導体基板上のメモリセルアレイ内において、分離領域を挟んで互いに隣り合うメモリセル領域と選択トランジスタ領域とを有し、メモリセル領域はスタックゲート型のMOSトランジスタを含み、選択トランジスタ領域はMOSトランジスタを含む半導体記憶装置の製造方法であって、以下の工程を備えている。

【0043】まず分離領域のメモリセル領域に隣接する 領域とメモリセル領域とを覆うように半導体基板の主表 面上に第1のゲート絶縁層と第1の導電層とが積層して 形成される。そして第1の導電層上に第1の絶縁層が形 成される。そして選択トランジスタ領域内の半導体基板 30 の主表面上に第2のゲート絶縁層が形成される。そして 第1の絶縁層および第2のゲート絶縁層上を覆うように 第2の導電層と第2の絶縁層とが積層して形成される。 そして第2の絶縁層と第2の導電層とが順次、選択的に エッチングされ、メモリセル領域、選択トランジスタ領 域および分離領域の各々に、第2の導電層と第2の絶縁 層の積層構造を有するゲート部が形成される。そしてメ モリセル領域内のゲート部と選択トランジスタ領域内の ゲート部と分離領域内のゲート部とが互いに所定の距離 を隔てるように形成され、かつ分離領域内のゲート部は 40 第1の導電層および第1の絶縁層上に乗り上げるように 形成される。そして分離領域の一部と選択トランジスタ 領域とを覆い、かつ端面が分離領域内のゲート部上に位 置するレジストパターンをマスクとして、分離領域内の ゲート部とメモリセル領域内のゲート部から露出する第 1の絶縁層と第1の導電層とがエッチング除去される。

【0044】請求項2に記載の半導体記憶装置の製造方法は、バーズビークを有する素子分離絶縁層を分離領域内の半導体基板の主表面に形成する工程をさらに備えている。第1の導電層は、素子分離絶縁層のバーズビークトな関系とうに形成される。分離領域内のゲート部は表

る。

9

4 2 4 4

子分離絶縁層のバーズビークの上方を**覆**うように形成される。

【0045】請求項3に記載の半導体記憶装置は、半導 体基板上のメモリセルアレイ内において、分離領域を挟 んで互いに隣り合うメモリセル領域と選択トランジスタ 領域とを有する半導体記憶装置であって、半導体基板 と、スタックゲート型トランジスタと、選択トランジス タと、分離ゲートとを備えている。半導体基板は主表面 を有している。スタックゲート型トランジスタは、メモ リセル領域内の半導体基板の主表面上にゲート絶縁層を 介在して形成され、かつ互いに絶縁するように積層して 形成されたフローティングゲート電極層とコントロール ゲート電極層とからなるスタックゲートを有している。 選択トランジスタは、選択トランジスタ領域内の半導体 基板の主表面にゲート絶縁層を介在して形成されたゲー ト電極層を有している。分離ゲートは、分離領域内の半 導体基板の主表面上に互いに積層して形成された第1の 導電層および第1の絶縁層と、第1の導電層および第2 の絶縁層上に乗り上げるように形成された第2の導電層 と、第2の導電層上に形成された第2の絶縁層とを有し ている。この分離ゲートは分離領域内に形成され、スタ ックゲートおよびゲート電極層と所定の距離を隔てて形 成されている。

【0046】請求項4に記載の半導体記憶装置は、分離 領域内の半導体基板の主表面に形成され、かつバーズビ ークを有する素子分離絶縁層をさらに備えている。分離 ゲートは素子分離絶縁層のバーズビーク上を覆うように 形成されている。

[0047]

【作用】請求項1に記載の半導体記憶装置の製造方法では、フローティングゲート電極を形成するための第1の 導電層のエッチング除去時に、レジストパターンが選択 トランジスタ領域を覆っている。また、この状態において、フローティングゲート電極となる第1の導電層は、 メモリセル領域のみならずメモリセル領域と隣り合う分離領域をも覆っている。このため、このエッチング除去 時には、レジストパターンから露出するメモリセル領域 内では、半導体基板を覆うように少なくとも第1の絶縁 層と第1の導電層と第1のゲート絶縁層とが形成されている。よって、このエッチング除去を施しても、シリコン基板にえぐれが生じることは防止される。

【0048】また、第1のレジストパターンの端面は分離領域にあればよく、第2のレジストパターンの端面も分離領域内にあればよい。また第1および第2のレジストパターンが互いに重なる領域を有していてもよい。このように、分離領域の平面占有面積を大きくすることなく、マスクの重ね合わせずれマージンを大きくすることができる。よって、高集積化に対応することができる。

【0049】また素子分離絶縁層が不要であるため、この素子分離絶縁層のバーズビーク部で露光光が散乱する

こともない。よって、この露光光の散乱によるパターン 形状の不良も生じないため、分離領域とメモリトランジ スタ(もしくは選択トランジスタ)のゲートとの距離を 大きく確保する必要はない。したがって、チップサイズ の粗大化を防止でき、高集積化に対応することができ

10

【0050】上記の方法により製造される請求項3に記載の半導体記憶装置では、基板表面にえぐれが生じないためこのえぐれ部分におけるリーク電流の発生が防止される。また、導電層間の電気的ショートも防止することができる。

【0051】請求項2に記載の半導体記憶装置の製造方法では、分離領域に素子分離絶縁層が形成されているが、この素子分離絶縁層のバーズビーク上には分離領域内のゲート部が形成されている。このため、第2の絶縁層と第2の導電層とを順次エッチングする際に、バーズビーク上に露光光が照射されることはない。よって、このバーズビーク部にて露光光が散乱されることは防止され、パターン形状の不良も防止される。

7 【0052】上記の方法により製造される請求項4に記載の半導体記憶装置では、パターン形状の不良が防止されるため、安定な動作を確保することができる。

[0053]

【実施例】以下、本発明の実施例について図に基づいて 説明する。

【0054】実施例1

図1は、本発明の実施例1における半導体記憶装置の構成を概略的に示す断面図である。図1を参照して、DINOR構造は、メモリセルアレイ内にメモリセル領域6 30 0と選択トランジスタ領域70とを有し、このため、これら2つの領域を分離するための分離領域50をも有している。

【0055】メモリセル領域60内には、シリコン基板(pウェル領域)1の表面に複数個のメモリトランジスタ20が形成されている。また選択トランジスタ領域70には、シリコン基板1の表面に複数個の選択トランジスタ30が形成されている。このメモリトランジスタ20および選択トランジスタ30の構成は、従来例で説明した構成とほぼ同様であるため、同一の部材については40同一の符号を付し、その説明を省略する。

【0056】分離領域50には、堆積層(以下、分離ゲートと称する)10が形成されている。この分離ゲート10は、第1の導電層7aと、層間絶縁層9aと、第2の導電層11aと、絶縁層13aとを有している。第1の導電層7aは、シリコン基板1上にゲート絶縁層3を介在して形成されている。この第1の導電層7aは、メモリトランジスタ20のフローティングゲート電極層7bと同一の層から形成され、たとえば多結晶シリコン層、アモルファスシリコン層などからなっている。

【0057】層間絶縁層9aは、第1の導電層7aの上

4: 1-3 t

部表面および一方側面上を覆うように形成されている。 この層間絶縁層9aは、メモリトランジスタ20の層間 絶縁層9bと同一の層から形成されており、たとえばT EOS膜、シリコンナイトライド膜、TEOS膜の3層 積層構造を有している。

【0058】第2の導電層11aは、シリコン基板1の 表面上にゲート絶縁層5を介在して形成されており、そ の一方端が第1の導電層7a上に乗り上げるように形成 されている。この第1の導電層11aは、メモリトラン ジスタ20のコントロールゲート電極層11bや選択ト ランジスタ30のゲート電極層11cと同一の層から形 成されており、たとえば多結晶シリコン層、タングステ ンポリサイド層からなっている。

【0059】絶縁層13aは、第2の導電層11a上に 形成されている。また絶縁層13aは、絶縁層13bや 絶縁層13cと同一の層から形成されており、たとえば TEOS膜より形成されている。

【0060】なお、図中省略してあるが、図17に示す 絶縁層21および導電層23も形成されている。

【0061】次に、本実施例の製造方法について説明す る。図2~図7は、本発明の実施例2における半導体記 憶装置の製造方法を工程順に示す概略断面図である。図 2を参照して、シリコン基板 (pウェル領域) 1の表面 全面に熱酸化処理によりシリコン酸化膜3が形成され る。このシリコン酸化膜3の表面全面にたとえばCVD 法により多結晶シリコン層もしくはアモルファスシリコ ン層よりなる第1の導電層7が形成される。分離領域5 0の一部およびメモリセル領域60を覆うように、この 第1の導電層7の表面上にレジストパターン41が形成 される。このレジストパターン41の端面41aは分離 領域50に位置している。このレジストパターン41を マスクとして第1の導電層7およびシリコン酸化膜3が 順次、パターニングされる。これにより、シリコン酸化 膜3および第1の導電層7は、分離領域50の一部表面 およびメモリセル領域60を覆うような形状とされる。 この後、レジストパターン41が除去される。

【0062】図3を参照して、第1の導電層7の上部表 面および側面を覆うように、TEOS膜、シリコンナイ トライド膜、TEOS膜の3層積層構造を有する層間絶 縁層 9 が形成される。この後、熱酸化処理などにより、 シリコン基板1の露出する表面上にシリコン酸化膜より なるゲート絶縁層5が形成される。さらにこの後、たと えばCVD法により、多結晶シリコン層またはタングス テンポリサイド層よりなる第2の導電層11が表面全面 に形成される。この第2の導電層11の表面全面に、た とえばシリコン酸化膜よりなる絶縁層13が形成され る。

【0063】図4を参照して、絶縁層13の所定の領域 にレジストパターン43aが形成される。このレジスト パターン43aをマスクとして絶縁層13と第2の導電 50 ビーク部で露光光が散乱することもない。以下、そのこ

12 層11とに順次エッチングが施される。この後、レジス トパターン43aが除去される。

【0064】図5を参照して、上記のエッチングによ り、メモリセル領域にはメモリトランジスタのコントロ ールゲート電極層11bが形成される。また選択トラン ジスタ領域には、選択トランジスタのゲート電極層11 cが形成される。また分離領域には、分離ゲートを構成 する第2の導電層11aが形成される。

【0065】図6を参照して、選択トランジスタ領域を 10 覆い、かつ分離ゲートの絶縁層13a上にその端面45 aを有するレジストパターン35が形成される。このレ ジストパターン45をマスクとして、層間絶縁層9と第 1の導電層7とに異方性エッチングが施される。この 後、レジストパターン45が除去される。

【0066】図7を参照して、上述の異方性エッチング により、メモリトランジスタのフローティングゲート電 極層7 b が形成される。また分離ゲート10を構成する 第1の導電層7aも形成される。この後、イオン注入に よって、図1に示すようにメモリトランジスタ20のソ 20 ース/ドレイン領域19aと、選択トランジスタ30の ソース/ドレイン領域19bとが各々形成される。

【0067】さらにこの後、図17に示す絶縁層21と 導電層23とが形成される。以上説明したように、本実 施例の製造方法では、図6、図7に示すようにフローテ ィングゲート電極層7bのパターニング時には、レジス トパターン45は、選択トランジスタ領域を覆い、かつ その端面45aが絶縁層13a上に位置している。ま た、この状態において、フローティングゲート電極層と なる第1の導電層7は、メモリセル領域のみならず、メ モリセル領域と隣り合う分離領域をも覆っている。この ため、レジストパターン45から露出するメモリセル領 域内にはシリコン基板1を覆うように少なくともゲート 絶縁層3と第1の導電層7と層間絶縁層9とが形成され ている。よって、フローティングゲート電極層 7 b のパ ターニングのためのエッチングが施されても、シリコン 基板1の表面にえぐれが生じることは防止される。

【0068】また、図2を参照して、レジストパターン 41の端面41aは、分離領域50内にあればよく、ま た図6に示すレジストパターン45の端面45aも分離 40 領域内にあればよい。またレジストパターン41および 45が互いに重なる領域を有していてもよい。このよう に分離領域の表面占有面積を大きくすることなく、本実 施例では従来例に比較してマスクの重ね合わせマージン を大きくすることができる。よって、チップの粗大化を 防止することができ、高集積化に対応することができ

【0069】また本実施例では、素子分離絶縁層が不要 である。このため、たとえば図4に示すレジストパター ン43a形成のプロセスにて、素子分離絶縁層のバーズ とについて詳細に説明する。

1 1 1 L

【0070】図8は、図4に示すレジストパターン43 aを形成するための露光時の様子を示す断面図である。 図8を参照して、レジストパターンを作製するには、ま ず絶縁層13の表面全面にフォトレジスト43が塗布さ れる。この後、このフォトレジスト43の所望領域に、 マスク81を用いて露光光が照射される。図中矢印は露 光光の経路を示している。たとえばフォトレジスト43 がポジ型の場合には、レジストパターンとなるべき領域 43 aには露光光は照射されない。

【0071】本実施例では、分離領域に分離ゲート10 を形成するため、分離領域には露光光は照射されない。 このため、第1の導電層7により生じた絶縁層13の表 面段差部には露光光は照射されない。よって、絶縁層1 3の表面段差部において露光光が散乱することは防止さ れ、パターン形状の不良は防止される。ゆえに、この露 光光の散乱を防止できるため、分離領域とメモリトラン ジスタ(もしくは選択トランジスタ)のゲートとの距離 を大きく確保する必要はない。したがって、チップの粗 大化を防止することができ、高集積化に対応することが できる。

【0072】また本実施例の製造方法により製造される 図1に示す半導体記憶装置では、シリコン基板1の表面 にえぐれが発生することが防止されるため、このえぐれ においてリーク電流が生ずることはない。

【0073】また、分離ゲート10の幅は大きく確保す ることができるため、分離ゲート10自体がシリコン基 板1から剥がれ難い。また、第1の導電層7aと層間絶 縁層9aとは、第2の導電層11aと絶縁層13aとに よりシリコン基板1側へ押しつけられているため、シリ コン基板1から剥がれ難い。よって、この分離ゲート1 0 が剥がれることにより生ずる他の導電層間の電気的シ ョートも防止され得る。

【0074】実施例2

図9は、本発明の実施例2における半導体記憶装置の構 成を概略的に示す断面図である。図9を参照して、上述 の実施例1と同様、本実施例のメモリセルアレイ部も、 メモリセル領域60と選択トランジスタ領域70とを有 しており、これら2つの領域を分離するための分離領域 50をも有している。

【0075】メモリセル領域60には、複数個のメモリ トランジスタ20が形成されている。また選択トランジ スタ領域70には、複数個の選択トランジスタ30が形 成されている。このメモリトランジスタ20および選択 トランジスタ30の構成は、実施例1の構成とほぼ同様 であるため、同一の部材については同一の符号を付し、 その説明を省略する。

【0076】分離領域50には、素子分離絶縁層15上 に分離ゲート110が形成されている。分離ゲート11

14 間絶縁層109aと、パターニングされた第2の導電層 111aと、絶縁層113aとを有している。

【0077】第1の導電層107aは、素子分離絶縁層 15の一方のバーズビーク上を覆うように形成されてい る。この第1の導電層107aは、メモリトランジスタ 20のフローティングゲート電極層7bと同一の層から 形成されており、たとえば多結晶シリコン層またはアモ ルファスシリコン層により形成されている。

【0078】層間絶縁層109aは、第1の導電層10 10 7 a の上部表面および一方側面を覆うように形成されて いる。この層間絶縁層109aは、メモリトランジスタ 20の層間絶縁層9bと同一の層から形成されており、 たとえばTEOS膜、シリコンナイトライド膜、TEO S膜の3層積層構造を有している。

【0079】第2の導電層111aは、素子分離絶縁層 15の他方のバーズビーク上を覆うように、かつ第1の 導電層107aと層間絶縁層109a上に乗り上げるよ うに形成されている。この第2の導電層111aは、メ モリトランジスタ20のコントロールゲート電極層11 20 bや選択トランジスタ30のゲート電極層11cと同一 の層から形成されており、たとえば多結晶シリコン層ま たはタングステンポリサイド層より形成されている。

【0080】絶縁層113aは、第2の導電層111a 上に形成されている。この絶縁層113aは、メモリト ランジスタ20のコントロールゲート電極層11b上の 絶縁層13bや選択トランジスタ30のゲート電極層1 1 c 上の絶縁層 1 3 c と同一の層から形成されており、 たとえばTEOS膜よりなっている。

【0081】次に、本実施例の半導体記憶装置の製造方 30 法について説明する。図10~図14は、本発明の実施 例2における半導体記憶装置の製造方法を工程順に示す 概略断面図である。まず図10を参照して、シリコン基 板(pウェル領域)1の分離領域50に、通常のLOC OS法により分離絶縁層15が形成される。メモリセル 領域60のシリコン基板1上にゲート酸化膜となるシリ コン酸化膜3が形成される。表面全面にたとえばCVD 法により多結晶シリコン層もしくはアモルファスシリコ ン層よりなる第1の導電層7が形成される。この第1の 導電層7上に、分離領域50の一部とメモリセル領域6 40 0とを覆うようにレジストパターン41が形成される。 このレジストパターン41をマスクとして第1の導電層 7にエッチングが施される。これにより、分離領域50 の領域内において素子分離絶縁層15の一方のバーズビ ーク上に乗り上げるように、かつメモリセル領域60上 を覆うように第1の導電層7がパターニングされる。こ の後、レジストパターン41が除去される。

【0082】図11を参照して、第1の導電層7の上部 表面および側面を覆うように、たとえばTEOS膜、シ リコンナイトライド膜、TEO膜Sの3層積層構造より Oは、パターニングされた第1の導電層107aと、層 50 なる層間絶縁層9が形成される。表面全面を覆うよう

1 24 1

16 4 3 a を形成するための露光時の様子を示す断面図であ

【0089】図15を参照して、レジストパターンを作

製するには、まず絶縁層13の表面全面にフォトレジス

ト43が塗布される。この後、このフォトレジスト43

る。図中矢印は露光光の経路を示している。たとえばフ

の所望領域に、マスク81を用いて露光光が照射され

に、たとえばCVD法により多結晶シリコン層もしくは タングステンポリサイド層よりなる第2の導電層11が 形成される。この第2の導電層11上には、たとえばT EOSよりなる絶縁層13が形成される。この絶縁層1 3上には、写真製版技術により所望の形状を有するレジ ストパターン43 a が形成される。このレジストパター ン43aをマスクとして絶縁層13および第2の導電層 11に順次、エッチングが施される。この後、レジスト パターン43aが除去される。図12を参照して、上記 のエッチングにより、メモリセル領域には、第2の導電 層からメモリトランジスタのコントロールゲート電極層 11 b が形成される。また選択トランジスタ領域には、 この第2の導電層から選択トランジスタのゲート電極層 11 c が形成される。また分離領域には、後述の分離ゲ ートの一部を構成するパターニングされた第1の導電層 111aと絶縁層113aとが形成される。このパター ニングされた第1の導電層111aと絶縁層113aと は、素子分離絶縁層15の他方のバーズビーク上を覆う ように、かつ第1の導電層7上に乗り上げるように形成 される。

オトレジスト43がポジ型の場合には、レジストパターンとなるべき領域43aには露光光は照射されない。 【0090】本実施例では、分離絶縁層15のバーズビーク上を覆うように分離ゲートが形成される。このため、素子分離絶縁層15のバーズビークを含む上方には、露光光が照射されない領域43aが存在する。このため、素子分離絶縁層15によって生じた絶縁層13の表面段差部には、露光光は照射されない。このため、絶縁層13の表面段差部において露光光が散乱することが防止される。それゆえ、パターン形状の不良も防止され

【0083】図13を参照して、選択トランジスタ領域を覆うように、かつその端面45aが分離ゲートの絶縁層113a上に位置するように、写真製版技術によりレジストパターン45をマスクとして層間絶縁層9および第1の導電層7に順次、異方性エッチングが施される。この後、レジストパターン45が除去される。

【0091】なお、これ以外に本実施例は、実施例1と20 同様の効果をも有する。また、実施例1においては特に図1に示すように絶縁層13bの上部表面と絶縁層13aの上部表面の一部とはほぼ同一の平面に位置している。また、絶縁層13cの上部表面と絶縁層13aの上部表面の一部とはほぼ同一の平面に位置している。このため、これより上層にレイヤーを形成する場合に、写真製版時におけるハレーションを防止することが可能となる。

【0084】図14を参照して、上記の異方性エッチングにより、第1の導電層からメモリトランジスタのフローティングゲート電極層7bが形成される。また分離ゲート110の一部をなす第1の導電層107aと層間絶縁層109aとが形成される。

【0092】また実施例2においては、分離ゲート10 が素子分離絶縁層15の両側のバーズビーク上を覆って 30 いるが、一方のバーズビーク上のみ覆っていてもよい。 【0093】また、実施例2において、素子分離絶縁層 15はシリコン酸化膜である。

【0085】なお、図13の異方性エッチング時において、絶縁層13bおよび分離ゲートをなす絶縁層113 aも同時に所望量エッチング除去され、その膜厚が小さくなる。 [0094]

【0086】なお、この後イオン注入を行なうことにより、図9に示すように、メモリトランジスタ20のソース/ドレイン領域19aと選択トランジスタ30のソース/ドレイン領域19bとが形成される。さらにこの後、図17に示すような絶縁層21および導電層23が形成される。

【発明の効果】請求項1に記載の半導体記憶装置の製造方法では、フローティングゲート電極を形成するための第1の導電層のエッチング時に、レジストパターンは選択トランジスタ領域を覆っている。また、この状態において、フローティングゲート電極となる第1の導電層は、メモリセル領域のみならず、メモリセル領域と隣り40合う分離領域をも覆っている。このため、このエッチング除去時には、レジストパターンから露出するメモリセル領域内では半導体基板を覆うように少なくとも第1の絶縁層と第1の導電層と第1のゲート絶縁層とが形成されている。よって、このエッチング除去を施しても、シリコン基板にえぐれが生じることは防止される。

【0087】上記のように、本実施例では、シリコン基板1の表面に素子分離絶縁層15が形成されている。しかしこの素子分離絶縁層15のバーズビーク上には、分離ゲート110が形成されている。このため、素子分離絶縁層15のバーズビーク上において、露光光の散乱が生じることが防止される。以下、そのことについて詳細に説明する。

【0095】また、第1のレジストパターンの端面は分離領域にあればよく、第2のレジストパターンの端面も分離領域にあればよい。また第1および第2のレジストパターンが互いに重なる領域を有していてもよい。このトラに入り継続はのWボートを下籍なれまくすることなった。

【0088】図15は、図11に示すレジストパターン 50 ように分離領域の平面占有面積を大きくすることなく、

17 マスクの重ね合わせマージンを大きくすることができる ため、高集積化に対応することができる。

【0096】また、素子分離絶縁層が不要であるため、 この素子分離絶縁層のバーズビーク部で露光光が散乱す ることはなく、ゆえに露光光の散乱を考慮して各部の寸 法を大きく確保する必要はない。したがって、高集積化 に対応することができる。

【0097】上記の方法により製造される請求項3に記 載の半導体記憶装置は、リーク電流が抑制され、かつ導 電層間の電気的ショートが防止される。

【0098】請求項2に記載の半導体記憶装置の製造方 法では、分離領域に素子分離絶縁層が形成されるが、こ の素子分離絶縁層のバーズビーク上には分離領域内のゲ ート部が形成されている。このため、第2の絶縁層と第 2の導電層とを順次エッチングする際に、バーズビーク 上に露光光は照射されない。よって、このバーズビーク によって露光光が散乱されることが防止され、パターン 形状の不良も防止される。

【0099】上記の方法により製造される請求項4に記 載の半導体記憶装置では、パターン形状の不良が防止さ 20 れるため、たとえば安定な動作を確保することが可能と なる。

【図面の簡単な説明】

【図1】 本発明の実施例1における半導体記憶装置の 構成を概略的に示す断面図である。

【図2】 本発明の実施例1における半導体記憶装置の 製造方法の第1工程を示す概略断面図である。

【図3】 本発明の実施例1における半導体記憶装置の 製造方法の第2工程を示す概略断面図である。

【図4】 本発明の実施例1における半導体記憶装置の 30 製造方法の第3工程を示す概略断面図である。

【図 5】 本発明の実施例1における半導体記憶装置の 製造方法の第4工程を示す概略断面図である。

【図6】 本発明の実施例1における半導体記憶装置の 製造方法の第5工程を示す概略断面図である。

【図7】 本発明の実施例1における半導体記憶装置の 製造方法の第6工程を示す概略断面図である。

【図8】 本発明の実施例1における半導体記憶装置の 製造方法では、露光光の散乱を防止できることを示す概 略断面図である。

本発明の実施例2における半導体記憶装置の 【図9】 構成を概略的に示す断面図である。

【図10】 本発明の実施例2における半導体記憶装置 の製造方法の第1工程を示す概略断面図である。

【図11】 本発明の実施例2における半導体記憶装置 の製造方法の第2工程を示す概略断面図である。

18

【図12】 本発明の実施例2における半導体記憶装置 の製造方法の第3工程を示す概略断面図である。

【図13】 本発明の実施例2における半導体記憶装置 の製造方法の第4工程を示す概略断面図である。

【図14】 本発明の実施例2における半導体記憶装置 の製造方法の第5工程を示す概略断面図である。

【図15】 本発明の実施例2における半導体記憶装置 の製造方法において、露光光の散乱を防止することがで きることを説明するための概略断面図である。

【図16】 一般的なDINOR型フラッシュメモリの 構成を示すブロック図である。

【図17】 従来の半導体記憶装置の構成を概略的に示 す断面図である。

【図18】 従来の半導体記憶装置の製造方法の第1工 程を示す概略断面図である。

【図19】 従来の半導体記憶装置の製造方法の第2工 程を示す概略断面図である。

従来の半導体記憶装置の製造方法の第3工 【図20】 程を示す概略断面図である。

従来の半導体記憶装置の製造方法の第4工 【図21】 程を示す概略断面図である。

従来の半導体記憶装置の製造方法の第5工 【図22】 程を示す概略断面図である。

基板にえぐれが生ずる場合を示す概略断面 【図23】 図である。

基板にえぐれが生ずる場合を示す第1工程 【図24】 図である。

【図25】 基板にえぐれが生ずる場合を示す第2工程 図である。


レジストパターンが重なる領域を有する場 【図26】 合に生ずる弊害を説明するための概略断面図である。


【図27】 露光光の散乱が生じる様子を説明するため の概略断面図である。


【図28】 露光光の散乱が生じた場合の弊害を説明す るための概略断面図である。

【符号の説明】


1 シリコン基板、3,5 ゲート絶縁層、7a,10 7 a 第1の導電層、7b フローティングゲート電極 層、9a, 9b, 109a 層間絶緣層、11a, 11 40 1 a 第2の導電層、11b コントロールゲート電極 層、11c ゲート電極層、13a, 13b, 13c 絶縁層、15 素子分離絶縁層、10,110 分離ゲ ート、20 メモリトランジスタ、30 選択トランジ スタ、50 分離領域、60 メモリセル領域、70 選択トランジスタ領域。









1:シリコン基板 3.5:ゲート経練者 7a:第1の専電者 7b:フローティングゲート包経者 9a,9b:層間絶縁層 11a:第2の専電局 11b:コントロールゲート包経者 11c:ゲート電経層










【図7】

【図4】







【図6】














【図10】






【図9】




107a:第1の等電局 109a:層間紀線層 111a:第2の導電局 113a:紀線層 15:乗子分離紀線局 110:分離ゲート


【図11】




【図12】




[図22]





【図13】







【図16】








【図19】













【図26】



【図27】

【図28】



フロントページの続き

(51) Int. Cl. ⁶ HO1L 29/792

識別記号 庁内整理番号 FI

技術表示箇所